<?xml version="1.0" encoding="UTF-8"?><rdf:RDF xmlns="http://purl.org/rss/1.0/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:dc="http://purl.org/dc/elements/1.1/">
<channel rdf:about="http://dl.gi.de/handle/20.500.12116/1914">
<title>PARS-Mitteilungen 2011</title>
<link>http://dl.gi.de/handle/20.500.12116/1914</link>
<description/>
<items>
<rdf:Seq>
<rdf:li rdf:resource="http://dl.gi.de/handle/20.500.12116/8592"/>
<rdf:li rdf:resource="http://dl.gi.de/handle/20.500.12116/8594"/>
<rdf:li rdf:resource="http://dl.gi.de/handle/20.500.12116/8593"/>
<rdf:li rdf:resource="http://dl.gi.de/handle/20.500.12116/8595"/>
</rdf:Seq>
</items>
<dc:date>2026-07-23T13:54:09Z</dc:date>
</channel>
<item rdf:about="http://dl.gi.de/handle/20.500.12116/8592">
<title>Synchronization Mechanism of Hardware and High-level Models for Performance Verification</title>
<link>http://dl.gi.de/handle/20.500.12116/8592</link>
<description>Synchronization Mechanism of Hardware and High-level Models for Performance Verification
Cabezas, Victoria; Döring, Andreas; Ineichen, Hanspeter
Victoria Caparr´ os Cabezas1 , Andreas C. D¨ oring1 , Hanspeter Ineichen2
</description>
<dc:date>2011-01-01T00:00:00Z</dc:date>
</item>
<item rdf:about="http://dl.gi.de/handle/20.500.12116/8594">
<title>A Scalable Hardware Algorithm for Demanding Timer Management in Network Systems</title>
<link>http://dl.gi.de/handle/20.500.12116/8594</link>
<description>A Scalable Hardware Algorithm for Demanding Timer Management in Network Systems
Septinus, K.; Dragone, S.; Langner, M.; Blume, H.; Pirsch, P.
K. Septinus1 , S. Dragone2 , M. Langner1 , H. Blume1 , and P. Pirsch1
</description>
<dc:date>2011-01-01T00:00:00Z</dc:date>
</item>
<item rdf:about="http://dl.gi.de/handle/20.500.12116/8593">
<title>MANJAC — Ein Many-Core-Emulator auf Multi-FPGA-Basis</title>
<link>http://dl.gi.de/handle/20.500.12116/8593</link>
<description>MANJAC — Ein Many-Core-Emulator auf Multi-FPGA-Basis
Bradatsch, Christian; Schlingmann, Sebastian; Uhrig, Sascha; Ungerer, Theo
Bei der Entwicklung zukünftiger Prozessoren wird es mit wachsender Kernzahl immer schwieriger diese adäquat zu simulieren. Many-Core-Simulatoren haben den Nachteil, dass eine taktgenaue Simulation von mehreren hundert Kernen in akzeptabler Zeit nicht möglich ist. In diesem Beitrag wird ein Many-Java-Core-System (MANJAC) vorgestellt, das es ermöglicht, parallele Java-Programme auf realer Hardware auszuführen und dabei Eigenschaften von Many-Core-Prozessoren zu evaluieren. Im Vergleich zu Many-Core-Simulatoren bietet das MANJAC System mit einem Ausbau von 384 jeweils vierfach mehrfädigen Kernen eine gute Evaluierungsleistung. Die Programmierung des Systems wird durch Verwendung der Programmiersprache Java vereinfacht, wobei jeder Kern Java Bytecode direkt ausführen kann.
</description>
<dc:date>2011-01-01T00:00:00Z</dc:date>
</item>
<item rdf:about="http://dl.gi.de/handle/20.500.12116/8595">
<title>Can Computation Be Extended beyond the Von-Neumann-Architecture?</title>
<link>http://dl.gi.de/handle/20.500.12116/8595</link>
<description>Can Computation Be Extended beyond the Von-Neumann-Architecture?
Issendorff, Hermann
Vorgestellt wird eine grundlegend neue Programmiersprache, mit der die räumliche Struktur und das zeitliche Verhalten diskreter physikalischer Systeme konstruktiv beschrieben werden können. Sie ist eine mehrsortige Termalgebra, die u.a. die vollständige Beschreibung jedweder Soft- und Hardware digitaler Systeme ermöglicht.
</description>
<dc:date>2011-01-01T00:00:00Z</dc:date>
</item>
</rdf:RDF>
