Rekonfigurierbare Beschleuniger in der Welt von allgemeinen Rechenaufgaben

Abstract

Rekonfigurierbare Beschleuniger, sogenannte FPGAs, sind schon lange als eine vielversprechende Architektur bekannt, die durch Anpassung an vielfältige Aufgaben hohe Rechenleistung und Effizienz erreichen kann. Dennoch werden sie bisher kaum für allgemeine Rechenaufgaben, sondern vorwiegend für Spezialaufgaben eingesetzt. In der vorgestellten Dissertation analysieren wir diese Diskrepanz und arbeiten Möglichkeiten und Herausforderungen, insbesondere bei der produktiven Anwendungsentwicklung für FPGAs, heraus. Die eigenen Beiträge dieser Arbeit konzentrieren sich vorwiegend auf den Bereich von FPGA-Overlay-Architekturen und kombinieren analytische Untersuchungen mit konkreten Lösungsansätzen und Implementierungen. So wird einerseits erstmalig der Performance-Unterschied zwischen Overlay-Lösungen und vollständig problemspezifischen FPGA-Schaltungen umfassend quantifiziert. Andererseits stellen wir automatisierte Übersetzungswerkzeuge für ein solches Overlay, verbesserte Laufzeitsysteme für Beschleuniger und eine höchst genaue Stereokorrespondenzberechnung mit FPGA-Beschleunigung vor. Vielbeachtete aktuelle Trends beim kommerziellen Einsatz rekonfigurierbarer Beschleuniger unterstreichen die hohe Relevanz unserer Arbeiten.