Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren

Zusammenfassung
Dieser Beitrag befaßt sich mit der Integration dynamisch rekonfigurierbarer Architekturen als Funktionseinheiten in RISC Prozessoren mit Befehls-Pipeline. Dabei wird insbesondere auf die Organisation der Konfigurationsdaten sowie die Kontrolle des eigentlichen Rekonfigurationsprozesses eingegangen. Es wird eine Architektur vorgeschlagen, welche leicht in eine Vielzahl von Prozessorarchitekturen integriert werden kann, ohne Änderungen an der Pipelinesteuerung vornehmen zu müssen.
  • Vollständige Referenz
  • BibTeX
Pionteck, T., Stiefmeier, T., Staake, T., Kabulepa, L. D. & Glesner, M., (2004). Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren. In: Brinkschulte, U., Becker, J., Fey, D., Großpietsch, K.-E., Hochberger, C., Maehle, E. & Runkler, T. A. (Hrsg.), ARCS 2004 – Organic and pervasive computing. Bonn: Gesellschaft für Informatik e.V.. (S. 155-164).
@inproceedings{mci/Pionteck2004,
author = {Pionteck, Thilo AND Stiefmeier, Thomas AND Staake, Thorsten AND Kabulepa, Lukusa D. AND Glesner, Manfred},
title = {Integration dynamisch rekonfigurierbarer Funktionseinheiten in Prozessoren},
booktitle = {ARCS 2004 – Organic and pervasive computing},
year = {2004},
editor = {Brinkschulte, Uwe AND Becker, Jürgen AND Fey, Dietmar AND Großpietsch, Karl-Erwin AND Hochberger, Christian AND Maehle, Erik AND Runkler, Thomas A.} ,
pages = { 155-164 },
publisher = {Gesellschaft für Informatik e.V.},
address = {Bonn}
}
DateienGroesseFormatAnzeige
GI-Proceedings.41-15.pdf81.41Kb PDF Öffnen

Haben Sie fehlerhafte Angaben entdeckt? Sagen Sie uns Bescheid: Feedback abschicken

Mehr Information

ISBN: 3-88579-370-9
ISSN: 1617-5468
Datum: 2004
Sprache: de (de)
Typ: Text/Conference Paper
Sammlungen

Zur Langanzeige