Automatisierte Analyse virtueller Prototypen auf der ESL

Abstract

Die Modellierung elektronischer Systeme mit Hilfe Virtueller Prototypen (VP) auf der Ebene elektronischer Systeme ist in den letzten zehn Jahren zu einer branchenweit akzeptierten Lösung geworden. Der Hauptgrund ist, dass VPs viel früher verfügbar sind und ihre Simulation im Vergleich zu Hardwaremodellen, die auf niedrigeren Abstraktionsebenen implementiert sind, um Größenordnungen schneller ist. Daher wird der VP als Referenzmodell im Entwurfsprozess für verschiedene Anwendungen (z. B. Testen, Fehlerbeseitigung, Verifikation, Sicherheitsüberprüfung und Entwurfsraumexploration) verwendet. Es ist jedoch eine genaue Kenntnis der VP-Struktur und des VP-Verhaltens erforderlich, um für die genannten Anwendungen ein geeignetes Referenzmodell erstellen zu können. Dies ist eine sehr herausfordernde Aufgabe. Ziel dieser Dissertation ist es, eine Reihe umfassender und automatisierter Ansätze bereitzustellen, mit denen Designer verschiedene Aufgaben im Entwurfsprozess bewältigen können.