A Fault-Tolerant Processor Architecture

Bouajila, Abdelmajid; Sommer, Thomas; Zeppenfeld, Johannes; Stechele, Walter; Herkersdorf, Andreas

Autor(en):

Bouajila, Abdelmajid [DBLP] ;

Sommer, Thomas [DBLP] ;

Zeppenfeld, Johannes [DBLP] ;

Stechele, Walter [DBLP] ;

Herkersdorf, Andreas [DBLP]

Vollständige Referenz
BibTeX

Bouajila, A., Sommer, T., Zeppenfeld, J., Stechele, W. & Herkersdorf, A., (2010). A Fault-Tolerant Processor Architecture. FERS-Mitteilungen: Vol. 28, No. 1. Gesellschaft für Informatik e.V.. (S. 14-19). DOI: 10.1007/BF03345438

@article{mci/Bouajila2010,
author = {Bouajila, Abdelmajid AND Sommer, Thomas AND Zeppenfeld, Johannes AND Stechele, Walter AND Herkersdorf, Andreas},
title = {A Fault-Tolerant Processor Architecture},
journal = {FERS-Mitteilungen},
volume = {28},
number = {1},
year = {2010},
,
pages = { 14-19 } ,
doi = { 10.1007/BF03345438 }
}

	Dateien	Groesse	Format	Anzeige
	40787_2014_Article_BF03345438.pdf	111.6Kb	PDF	Öffnen

Sollte hier kein Volltext (PDF) verlinkt sein, dann kann es sein, dass dieser aus verschiedenen Gruenden (z.B. Lizenzen oder Copyright) nur in einer anderen Digital Library verfuegbar ist. Versuchen Sie in diesem Fall einen Zugriff ueber die verlinkte DOI: 10.1007/BF03345438

Haben Sie fehlerhafte Angaben entdeckt? Sagen Sie uns Bescheid: Feedback abschicken